A tecnologia desenvolvida refere-se a um novo modelo teórico de processador chamado IPNoSys (Integrated Processing Noc System). Ao contrário dos processadores convencionais que seguem o modelo de Von Neumann, o IPNoSys organiza as informações em "pacotes" que trafegam por uma grade de elementos processantes. Essa estrutura permite que as instruções sejam executadas em paralelo dentro da grade, reduzindo a necessidade de acessar a memória principal repetidamente e eliminando o gargalo de Von Neumann. A tecnologia promete ganhos significativos de desempenho e eficiência energética em comparação aos processadores tradicionais.
Engenharia Elétrica
PI 0925284-3
UNIVERSIDADE FEDERAL DO RIO GRANDE DO NORTE
UFRN
IVAN SARAIVA SILVA
UFRN
SILVIO ROBERTO FERNANDES DE ARAUJO
Patente Concedida.

Fale com a nossa equipe para tirar dúvidas e conhecer mais sobre essa tecnologia.
Fale conosco